Zen2のサーバー向けCPU「Rome」が発表される

ついにZen2が正式に発表された。

コードネーム「Rome」がそれで、過去言われていたように64コア128スレッドのモンスターCPUだ。

AMD、7nmで最大64コアの「ZEN2」とNVIDIA Voltaを上回る「Radeon Instinct M60」
https://pc.watch.impress.co.jp/docs/column/kaigai/1151995.html

今回明らかになった意外な点は、CPUコア以外にIOのみを司るダイがパッケージされている事。
Web上の記事によると、7nmではエレクトロマイグレーションという、微細化が進んだ配線の電流密度が上がる事によって配線の金属原子が電流の電子と衝突する事で原子が移動し、骨粗鬆症のようにボロボロとなって断線する現象が今の所回避できないようで、これを避けるため特に電圧が高いIOのみを14nmで作って載せたのだという。

私は理由がそれだけではないと思うが、まあそういう事らしい。

いずれにせよAMDは、予告通り2019年に7nmのCPUを出荷する約束を守れそうである。


また今回のRomeが64コアという事を受けて、一部では次のRyzenが16コアになるのではないか、という噂が出ている。16コアのRyzen自体は以前から出る可能性を指摘されて来たが、今回の発表でよりいっそう信憑性が高まった事になる。

一般向けのZen2であるRyzenは、発表が来年に入ってからになると思うので、こちらはもうしばらくおあずけになりそうだ。


一方ライバルのIntelは、“予定通り”10nmプロセスのCPUは開発が遅れている。

こちらも一応は2019年出荷という事になっているが、一説ではCPUの設計をまるごとやりなおしているという話が出ているので、Zen2よりも出荷が遅れる事は間違いない。

何故Intelの10nmプロセスがこんな事になったのかというと、以下の記事が詳しい。

10nmはハイパースケーリングを放棄し再設計
http://ascii.jp/elem/000/001/766/1766852/

Intelもエレクトロマイグレーションの問題を抱えていて、回避策としてトランジスタ同士を繋ぐ最下層の配線を従来の銅配線からコバルト配線に切り替えた設計をしていたが、コバルトは銅の4倍(一説では6倍とも)も電気抵抗が高く、結果的に銅配線よりも配線抵抗が高くなってしまったためCPUの動作周波数が思うように上がらない事態に陥っているようである。

こうなると単に配線の材料をコバルトから銅に戻せば良いと思う人が居るかもしれないが、事はそう単純ではなく、CPUの設計を全てやり直す必要があるようだ。

ここからは私の想像だが、Intelはこうした事態を想定してバックアッププランとして銅配線の設計も進めていたと思われる。現在のCPUの設計は3年以上かかるのが普通なので、そうでなければ2019年に出荷するという事は不可能だ。

昨年まではIntelの10nmプロセスで最大の売り文句“ハイパースケーリング”、つまり同じ面積のダイに他社の同程度のプロセスよりも多くのトランジスタを載せて高性能化を図るという言葉が使われていたわけで、これが事実上不可能になる設計変更は現在よりも少なくとも2年以上前に行われていなければ間に合わないのだ。


それから話をAMDに戻すと、今回のAMDによる公式発表にはRadeonの新しいチップが含まれている。

記事によると7nmで製造される新しいRadeon、“Radeon Instinct MI60”は、VEGAの拡張版でHBMを32GB載せ、NVIDIAのTesla V100を上回る性能であると発表されている。

これが本当ならば一般向けのヴィデオカードに載るRadeonもちょっとは期待出来そうであるが、私は3Dゲームをしないので、ローエンドの1万円以下で今使っているGeForce GTX 1050Tiよりも高性能なカードが出てくれないと意味が無い。

最近のAMDはローエンドGPUの開発をサボリ気味なのでなんとかして欲しいところ。

とはいえ、AMDとしては利益の出やすいサーバー向けを重視しているから期待出来ないか。そしてローエンドはGPU内蔵のRaven Ridgeでも使っておけ、という事なのだろう。